کتاب High-level Estimation and Exploration of Reliability for Multi-Processor System-on-Chip :

[ad_1]

این کتاب چارچوب جدیدی را برای مدل سازی دقیق خطاها در فناوری CMOS در مقیاس نانو معرفی می کند و یک جریان بی نقص ابزار را در انتزاعات طراحی سطح بالا برای تخمین و کاهش اثرات خطاها ایجاد می کند. این کتاب تکنیک های جدیدی را برای شبیه سازی گسل های سطح بالا و برآورد قابلیت اطمینان و همچنین طرح های مقاوم در برابر خطا در سطح معماری و سیستم معرفی می کند. همچنین آخرین مسائل و راه حل ها را مورد بررسی قرار می دهد و بینش هایی در مورد قابلیت اطمینان در طراحی دیجیتال و اقدامات متقابل لایه آنها ارائه می دهد.

[ad_2]

source